

【11】 證書號數：I376092**【45】 公告日：**中華民國 101 (2012) 年 11 月 01 日**【51】 Int. Cl.：** **H03H11/12 (2006.01)**

發明

全 3 頁

【54】 名 稱：陷波器電路系統**【21】 申請案號：**098106220**【22】 申請日：**中華民國 98 (2009) 年 02 月 26 日**【11】 公開編號：**201032468**【43】 公開日期：**中華民國 99 (2010) 年 09 月 01 日**【72】 發明人：**王清松 (TW)**【71】 申請人：**亞東技術學院ORIENTAL INSTITUTE OF
TECHNOLOGY

新北市板橋區四川路 2 段 58 號

【56】 參考文獻：

TW 255994

TW 488584

US 5177382A

US 7109786B2

審查人員：蘇齊賢


[57]申請專利範圍

1. 一種陷波器電路系統，包括：一第一運算元件、一第二運算元件、第一阻抗、第二阻抗、第三阻抗、第四阻抗、第五阻抗及第六阻抗；其中，該陷波器電路系統，更設置有一電壓輸入端、一電壓輸出端及一接地端；該第一運算元件之負輸入端與輸出端則是以線路來直接連結；該第一運算元件之正輸入端、該第三阻抗之一端及該第四阻抗之一端則是以線路來彼此連結；而該第四阻抗之另一端則是以線路來連結至該陷波器電路系統之該接地端；該第二阻抗之兩端則是以線路來分別連結至該第三阻抗之另一端及該第一運算元件之輸出端；該第三阻抗之另一端則是以線路來連結至該第一阻抗之一端；而該第一阻抗之另一端則是以線路來連結至該陷波器電路系統之該電壓輸入端；該第二運算元件之正輸入端、該第五阻抗之一端及該第六阻抗之一端則是以線路來彼此連結；而該第五阻抗之另一端則是以線路來連結至該第一運算元件之輸出端；而該第六阻抗之另一端則是以線路來連結至該陷波器電路系統之該電壓輸入端；該第二運算元件之負輸入端與輸出端則是以線路來直接連結；而該第二運算元件之輸出端則是以線路來連結至該陷波器電路系統之該電壓輸出端。
2. 如申請專利範圍第 1 項所述之陷波器電路系統，其中，該第一阻抗、該第三阻抗及該第五阻抗均係使用一電容器，該第二阻抗、該第四阻抗及該第六阻抗均係使用一電阻器。
3. 如申請專利範圍第 2 項所述之陷波器電路系統，其中，該第一運算元件與該第二運算元件均係使用運算放大器。
4. 如申請專利範圍第 1 項所述之陷波器電路系統，其中，該第一阻抗、該第三阻抗及該第五阻抗均係使用一電阻器，該第二阻抗、該第四阻抗及該第六阻抗均係使用一電容器。
5. 如申請專利範圍第 4 項所述之陷波器電路系統，其中，該第一運算元件與該第二運算元件均係使用運算放大器。


圖式簡單說明

第一圖 本發明之系統電路圖；第二圖 本發明之電路轉移函式架構圖；第三圖 本發明之實施例圖(一)；第四圖 本發明之實施例圖(二)。

(2)




第一圖




第二圖

(3)



第三圖



第四圖

